高性能实时目标识别检测系统(FPGA 卷积加速器设计)
- 独立分析 Zynq 平台下轻量级 CNN 推理的 PS-PL 协同加速方案,梳理 AXI-Lite、AXI-Stream、DMA/DDR、窗口生成、累加与量化链路。
- 为 `module_quant_1x8`、`module_acc_1x8`、`linebuffer_3x3_type_x6` 编写 testbench 并完成功能验证。
- 在 `xazu3eg-sfvc784-1-i` 目标器件上完成综合与实现分析,100MHz 约束下三个模块 WNS 分别达到 7.892ns、6.406ns、7.374ns。
- 积累了 CNN 硬件映射、INT8 量化数据通路、部分和存储、line buffer 滑窗以及 FPGA 模块级验证经验。